Perbedaan Antara Layar LCD TTL dan Layar LCD LVDS

Perbedaan Antara Layar LCD TTL dan Layar LCD LVDS

1. Deskripsi antarmuka layar TTL

Sinyal TTL adalah sinyal standar yang dapat dikenali oleh TFT-LCD, dan LVDS, TMDS, dan sinyal lain yang digunakan kemudian semuanya diturunkan dari kodenya. Karena level sinyal TTL sekitar 3V, ini memiliki dampak besar pada transmisi kecepatan tinggi dan jarak jauh, dan kemampuan anti-interferensinya buruk. Antarmuka LVDS yang lebih baru secara efektif memecahkan masalah ini. Selama layar berada di atas XGA, metode antarmuka LVDS umumnya digunakan.

Sebagian besar layar awal 12" dan di bawahnya adalah antarmuka TTL 6-bit tunggal. Pin sambungan pada layar umumnya 41 pin dan 31 pin, dan resolusinya adalah VGA (640X48{{21 }}) SVGA (800X600). Sebagian besar pin 12" berukuran 41, dan resolusinya adalah Ya: 800X600, layar kecil di bawah 10″ sebagian besar 31 pin, resolusi 640X480, ada 22 6-garis sinyal TTL bit total, (paling sedikit, listrik dan ground tidak dihitung), mereka adalah R, G, B tiga warna primer Sinyal, dua sinyal sinkronisasi horizontal dan vertikal HS, VS, satu sinyal clock CK, satu sinyal pengaktifan data DE. Diantaranya, tiga sinyal warna primer R, G dan B memiliki jumlah jalur data yang berbeda sesuai dengan jumlah digit layar, dan ada 6 bit. Garis sinyal layar bit 6-adalah: R0 ~R5, G0~G5, B0~B5. Garis sinyal layar bit 8-adalah: R0~R7, G0~G7, B0~B7. Tiga sinyal warna primer Ini adalah sinyal warna, salah penempatan akan menyebabkan kebingungan warna, dan 4 lainnya (HS, VS, DE, CK) adalah sinyal kontrol, dan koneksi yang salah akan menyebabkan layar tidak menyala. Itu tidak dapat ditampilkan secara normal.

2. LVDS (sinyal diferensial rendah)

Prinsip kerjanya adalah: sinyal input TTL dikodekan oleh chip khusus menjadi sinyal LVDS. Layar bit {{0}}tunggal memiliki 4 set diferensial, (3 set data, 1 set jam), dan layar bit 8-tunggal memiliki 5 set diferensial (4 set data, 1 set jam). Sinyal didefinisikan sebagai: D0-, D0 plus|D1-, D1 ditambah|D2-, D2 ditambah|CK-, CK plus|D3-, D3 plus , jika itu adalah layar bit 6-tunggal, tidak ada grup data D3-, D3 plus. Layar LVDS juga merupakan layar TTL dalam analisis akhir, karena level sinyal LVDS sekitar 1V, dan interferensi antara garis - dan garis plus dapat membatalkan satu sama lain, dan kemampuan anti-interferensi kuat, yaitu sangat cocok untuk layar resolusi tinggi.

Karena resolusi dari beberapa layar resolusi tinggi terlalu tinggi, resolusi tersebut diliputi oleh transmisi LVDS satu arah saja, sehingga antarmuka LVDS saluran ganda digunakan untuk mengurangi kecepatan setiap saluran LVDS dan meningkatkan stabilitas sinyal. Layar bit 6-ganda adalah 8 Perbedaan grup, (6 grup data, 2 grup jam), 8 layar ganda adalah 10 grup perbedaan (8 grup data, 2 grup jam).

Biasanya di layar antarmuka LVDS, kebanyakan colokan datar. 14P, 20P, 30P, dan ada juga dua baris 21P. 14P secara teoritis mendukung (single 6, single 8) bit screen, 20P, 21P secara teoritis mendukung (single 6, single 8, double 6) bit screen, 30P dimungkinkan

Dibandingkan dengan layar TTL, layar LVDS jauh lebih tunggal. Jauh lebih mudah untuk mengukur dan memperkirakan. Antarmuka LVDS dapat diukur dengan multimeter. Pertama temukan tanah, lalu temukan catu daya. Catu daya bersama dengan sekering, dan kemudian sinyal. Sinyal layar LVDS berpasangan. Resistansinya adalah 100 ohm, umumnya (-, plus , GND). Kesulitannya adalah untuk mengidentifikasi apakah jam sebelum atau sesudah data.